MR8741,MR8740,存储记录仪
准8ch~ [模块II：模拟单元8个+逻辑单元3个]模拟16ch+逻辑56ch（逻辑标准8ch+逻辑单元48ch）
※ 模块I和模块II的2个模块构成
※ 模块I和模块II通过同步触发同时开始（内部设置）


[模拟单元8个]模拟16ch+逻辑标准16ch~
[模拟单元5个+逻辑单元3个]模拟10ch+逻辑64ch（逻辑标准16ch+逻辑单元48ch）




※模拟单元的通道间和主机间绝缘，所有逻辑单元的通道和标准逻辑端口的通道和主机共地

01/21 21:55